

2014 年同等学力申硕计算机综合试题-计算机系统结构

一、选择题（每小题 1 分，共 5 分）

为某系列计算机设计一种新机型，要求软件兼容，在下列改进方法中选择 5 种可行的方法，把对应的序号填入下面的格子中：

2	5	6	7	8
---	---	---	---	---

1. 删去几条使用频度很低的指令
2. Cache 由原来的 1 级增加到 2 级
3. 中断由原来的 5 级减少到 4 级
4. 原来的等长操作码改变为变长操作码
5. 数据总线宽度由 64 位扩展到 128 位
6. 单总线改为双总线
7. 处理机工作主频由 2GHz 提高到 3GHz
8. 指令流水线的级数由 10 级减少到 8 级
9. 虚拟存储器的地址空间从 16GB 减少到 4GB

解析：考查计算机系统结构基础

答案：可行的方法是：2、5、6、7、8。

1. 删去几条使用频度很低的指令 → 不满足“软件兼容”。指令集减少会导致原有程序无法运行。
2. Cache 由原来的 1 级增加到 2 级 → **软件兼容**。这是存储体系结构的透明改进，不影响指令集。
3. 中断由原来的 5 级减少到 4 级 → 可能影响系统软件（如操作系统）对中断的处理，破坏兼容性。
4. 原来的等长操作码改变为变长操作码 → 改变指令编码格式，需要重新编译，不兼容。
5. 数据总线宽度由 64 位扩展到 128 位 → 硬件性能提升，对软件透明，**兼容**。
6. 单总线改为双总线 → 硬件内部结构调整，提高带宽，对软件透明，**兼容**。
7. 处理机工作主频由 2GHz 提高到 3GHz → 提高时钟频率，硬件性能改进，**兼容**。
8. 指令流水线的级数由 10 级减少到 8 级 → 流水线结构调整，硬件优化，不影响指令集和软件，**兼容**。
9. 虚拟存储器的地址空间从 16GB 减少到 4GB → 地址空间缩小会限制原有程序运行，可能破坏兼容性。

二、填空题 (每空 1 分, 共 10 分)

1. 在采用乱序执行方式的指令流水线中, 执行程序时, 指令之间可能出现的数据相关有: 写后读 (RAW)、写后写 (WAW) 和 读后写 (WAR) 三种。

解析: 考查指令流水线

在采用乱序执行 (Out-of-Order Execution) 的指令流水线中, 为提高指令级并行性, 指令的执行顺序可能与程序顺序不一致。此时, 必须识别和处理指令之间的数据相关性 (Data Dependencies), 以保证程序语义正确。

三种数据相关类型如下:

- (1) 写后读 (Read After Write, RAW)
 - 也称为真数据相关 (True Dependency)。
 - 例如: ADD R1, R2, R3 后 SUB R4, R1, R5, 后者依赖前者对 R1 的写入。
 - 必须保持顺序, 否则结果错误。这是唯一不可消除的相关。
- (2) 写后写 (Write After Write, WAW)
 - 也称为输出相关 (Output Dependency)。
 - 例如: 两条指令先后写同一个寄存器。若乱序执行导致后写的先完成, 则最终值错误。
 - 在顺序执行中不会出错, 但在乱序执行中需通过重命名 (Register Renaming) 消除。
- (3) 读后写 (Write After Read, WAR)
 - 也称为反相关 (Anti-dependency)。
 - 例如: 先读 R1, 后写 R1。若写操作提前执行, 会覆盖原值, 导致读取错误。
 - 同样可通过寄存器重命名消除。

注意: 在顺序流水线中, WAR 和 WAW 不会导致错误 (因执行顺序固定), 但在乱序执行中必须显式处理。

2. 面向主存的寻址方式主要有 直接寻址、间接寻址 和 变址寻址 三种。

解析: 考查指令系统设计

- **直接寻址:** 指令地址字段直接给出主存有效地址, 无需运算, 寻址简单快速, 直接访问主存单元。
- **间接寻址:** 指令地址字段给出的是主存单元地址, 该单元内存储的才是真正的有效地址, 需两次访存, 可扩大寻址范围。
- **变址寻址:** 将变址寄存器内容与指令地址字段的形式地址相加, 得到主存有效地址, 适合数组、表格等连续存储数据的批量访问, 灵活性强。

三者均是面向主存的核心寻址方式, 核心特征是最终寻址目标为主存单元, 区别于寄存器寻址、立即寻址等不涉及主存的寻址方式。

3. 处理机控制打印机打印文件，不运行其他程序，通常采用 程序控制（查询） 输入输出方式。处理机控制打印机打印文件，同时处理机运行其他程序，通常采用 中断 输入输出方式。把一批数据从磁盘读入到内存中，通常采用 DMA 输入输出方式。处理电源掉电等例外事件，通常采用 中断 输入输出方式。

解析：考查输入输出（I/O）系统

本题考查三种基本 I/O 控制方式（程序控制、中断、DMA）的适用场景：

- 第一空（不运行其他程序）：**程序控制（查询）方式**中，CPU 主动查询打印机状态，期间无法执行其他程序，全程等待 I/O 完成，符合“不运行其他程序”的场景，且适配打印机低速特性。
- 第二空（同时运行其他程序）：**中断方式**下，CPU 启动打印机后即可执行其他程序，打印机完成打印后发中断通知 CPU 处理，实现并行工作，满足“同时运行其他程序”需求。
- 第三空（磁盘批量读内存）：磁盘是高速设备且传输批量数据，**DMA 方式**无需 CPU 介入，由 DMA 控制器直接完成设备与内存间数据传输，效率最高，是磁盘批量传输的标准方式。
- 第四空（电源掉电等例外事件）：电源掉电属于突发紧急异常事件，需快速触发 CPU 响应，**中断方式**能即时中止当前程序、优先处理紧急事件，是处理例外 / 异常事件的唯一适配方式。

三、计算题（共 15 分）

1. （共 7 分）一个采用 4 路组相联方式的 Cache，主存容量为 1GB，Cache 容量为 32KB，每个块有 8 个字，每个字 32 个二进制位。

（1）（3 分）给出主存地址格式，并计算每个字段的长度。

（2）（2 分）给出 Cache 地址格式，并计算每个字段的长度。

（3）（2 分）假设 Cache 开始为空，CPU 从主存中依次读出 0, 1, …, 99, 共 100 个字，每个字 32 个二进制位，每次读出一个字，并按照相同的顺序再重复读 19 次。试计算 Cache 的命中率。

解析：考查存储系统

一、已知基础条件

- 主存容量 $1\text{GB} = 2^{30}\text{B}$ ，Cache 容量 $32\text{KB} = 2^{15}\text{B}$ 。
- 每块 8 个字，1 字 32 位=4B，故每块大小 $= 8 \times 4\text{B} = 32\text{B} = 2^5\text{B}$ 。
- 3.4 路组相联，即每个 Cache 组内包含 4 个块。
- Cache 的块数 $= \text{Cache 容量} / \text{块大小} = 32\text{KB} / 32\text{B} = 1024\text{ 块}$ 。
- Cache 的组数 $= \text{Cache 块数} / \text{路数} = 1024 / 4 = 256\text{ 组} = 2^8\text{ 组}$ 。

二、分题解答

(1) 主存地址格式及字段长度

组相联映射下，主存地址格式分为 3 部分：主存字块标记 + 组号 + 块内地址。
我们分步算各字段长度：

- ① 块内地址：每块 32B，需 $\log_2 232 = 5$ 位。
- ② 组号：Cache 为 256 组，组号长度与 Cache 组号一致， $\log_2 2256 = 8$ 位
- ③ 主存地址总长度为 30 位 (2^{30} B)，主存字块标记 = $30 - 8 - 5 = 17$ 位

主存地址格式：

主存字块标记	组号	块内地址
17 位	8 位	5 位

(2) Cache 地址格式及字段长度

Cache 地址格式分为 2 部分：组号 + 块内地址，4 路组相联的块选择在组内完成，地址中不体现

- ① 组号：8 位（与主存地址组号字段一致）
- ② 块内地址：5 位（与主存地址块内地址一致）

Cache 地址总长度 = $8 + 5 = 13$ 位

Cache 地址格式：

组号	块内地址
8 位	5 位

(3) 计算 Cache 命中率

访问序列：CPU 依次读取字地址 0, 1, 2, ..., 99（共 100 个字），重复 20 次（首次 + 19 次重复 = 20 轮）。

块大小：8 个字 → 每块覆盖地址范围如：0 - 7、8 - 15、...、96 - 103。

涉及的主存块数：字 0 - 99 跨越 $\lceil 100 / 8 \rceil = 13$ 个块（块号 0 到 12）。

Cache 组数： $2^8 = 256$ 组，远大于 13 个块 → 所有 13 个块可同时驻留 Cache，无冲突替换。

访问过程：

- 第 1 轮（字 0 - 99）：全部缺失（Cache 初始为空）→ 100 次缺失；
- 第 2 至第 20 轮（共 19 轮）：每次访问的字所在块已在 Cache 中 → 全部命中；

总访问次数： $100 \times 20 = 2000$ 次。

命中次数： $2000 - 100 = 1900$ 次。

命中率： $H = 1900 / 2000 = 0.95 = 95\%$ 。

所以 Cache 的命中率为 95%。

2. （每个答案 2 分，共 8 分）一条浮点加法流水线由对阶、尾数加和规格化三个流水段组成，每个流水段的延迟时间均为 2ns。流水线的输出端有直接数据通路和输入端相连，并设置有缓冲寄存器用以保存中间运算结果。用这条流水线计算 10 个浮点数的和： $S = A_0 + A_1 + A_2 + A_3 + A_4 + A_5 + A_6 + A_7 + A_8 + A_9$ 。试计算所需要

的最短时间，并计算该流水线的吞吐率、加速比和效率。

解析：考查流水线技术

(1) 最短时间计算

流水线参数：

- 流水段数 $k = 3$ ；
- 每段延迟 $\Delta t = 2\text{ns}$ ；
- 计算 $n = 10$ 个数的和，共需 $n-1 = 9$ 次加法；

计算方式：

加法满足结合律，可用流水线连续执行 9 次加法：

$$(((A_0+A_1)+A_2)+A_3+\cdots+A_9)$$

每次加法为 1 个任务，共 9 个任务。

对于 k 段流水线，完成 m 个任务的最短时间为：

$$T_{\text{流水}} = k + (m-1) \cdot \Delta t;$$

代入 $k=3$, $m=9$ ；

$$T_{\text{流水}} = 3 + (9-1) \times 2 = (3+8) \times 2 = 11 \times 2 = 22\text{ns}$$

所以最短时间为 22 ns。

(2) 吞吐率 (TP)

吞吐率 = 任务数 / 流水线总时间；

$$TP = m / T_{\text{流水}} = 9 / 22 \text{ 任务/ns} \approx 0.409 \text{ 任务/ns};$$

所以该流水线的吞吐率为 0.409 任务/ns。

(3) 加速比 (Sp)

加速比 = 串行时间 / 流水线时间；

- 串行时间：1 个加法需 $3 \times 2 = 6\text{ns}$ ，9 次加法串行需 $T_{\text{串行}} = 9 \times 6 = 54\text{ns}$ ；

- 流水线时间：22ns ；

$$\text{加速比 } Sp = 54 / 22 = 27 / 11 \approx 2.455;$$

所以该流水线的加速比为 2.455。

(4) 效率 (E)

效率 = 实际有效工作时间 / (流水段数 $\times$ 总时间)；

或效率 = 加速比 / 流水段数（但这里流水线未完全连续满负荷，需计算）；

$$\text{有效工作时间} = m \times k \times \Delta t = 9 \times 3 \times 2 = 54\text{ns} ；$$

总时间内的流水线各段占用时间（时空图面积）= $k + (m-1) = 11$ 拍，每拍 Δt ：

$$\text{总段} \cdot \text{时间} = 3 \times 11 \times 2 = 66 \text{ 段} \cdot \text{ns};$$

$$\text{效率 } E = 54 / 66 = 9 / 11 \approx 0.818;$$

所以该流水线的效率为 0.818。